IEEE SSCS Open-Source Ecosystem Chipathon 2026が本格的に始動！

IEEE SSCS Open-Source Ecosystem Chipathon 2026の詳細が公表されました。

作成ターゲット

今回もIEEE SSCS Open-Source Ecosystem Chipathonでは、1つのターゲットではなく複数のターゲットがあり、それの選択制です。
興味のあるターゲットに挑戦しましょう！

Foundational Building Blocks

多くのチップで幅広く活用できる再利用可能なIPおよびインフラストラクチャ・ブロック（アナログ／ミックスドシグナルおよびデジタル）。RTL-GDSフロー向けのOpenROADツールチェーンや、その他のライブラリ特性評価ツール、デジタルツール、AMSツールを使用してデジタルブロックを構築します。これには、加算器、DSPデータパス・ブロック、マイクロコントローラ、FSMなどのブロックが含まれます。中核となるアナログおよびミックスドシグナル回路およびマクロ（例：ZTAT/PTAT電流源を備えたバンドギャップリファレンス（BGR）、リング発振器（温度補償あり）、8ビットSAR ADC、8ビット電流ステアリングDAC、増幅器、メモリブロックなど）。堅牢な検証と再利用性に重点を置いています。

Circuits for Sensors

水質モニタリング、環境センシング、ヘルスケア、スマートインフラなどの用途向けに、コンパクトで自律的なシステムに重点を置いたアナログ／ミックスドシグナル・フロントエンドおよびエッジ処理回路を開発する。MEMS、化学・生物センサー、CMOSを統合した分散型のエッジネイティブシステム向けのインターフェースとしてマイクロエレクトロニクス回路を設計する、いわゆる「チプレット（chiplet）ベース」の考え方に基づき、エッジでの疎なイベント駆動型センシング、センサー内処理、およびTinyMLを実現します。これらすべてを、超低消費電力で動作させます。

MOSbius – Playground for Chips

「測定を通じて学ぶ」設計（MOSbiusスタイルのチップ）は、幅広い利用可能性と実践的な学習に重点を置いています。自動化の導入も可能です。

  • MOSbius
    • アナログ回路版のFPGAのようなものを作ることがターゲットのようです。

AI / LLM-assisted Circuits

このトラックでは、テープアウト可能なアナログおよびデジタル回路を開発するための、AI／LLMを活用したワークフローに焦点を当てます。取り上げるトピックには、エージェント型設計フロー、ジェネレータベースの手法、設計空間探索、再現性のあるアナログ／カスタム設計アプローチなどが含まれます。プロジェクトでは、仕様策定やアーキテクチャ探索からRTL生成、回路実装、物理設計、検証、クロージャに至るまで、IC設計プロセスを加速・自動化する実用的なAI支援手法を実証し、シリコン実装可能な成果を生み出すことを目標とします。

大雑把なスケジュール

今年もキツいスケジュールとなっております。気合を入れて参加しましょう！
勉強のために5～6月のレクチャーのみに参加するのも手です。

  • 5/1
    • エントリー締め切り
  • 5月/6月
    • ツールの使い方や回路についてのレクチャー
    • 説明とチームビルディング
  • 7月
    • 各チームの進捗発表とレビュー
  • 8月/9月
    • テープアウト（締め切り）
  • 1-2月
    • チップが届くので、各チームが測定を行う
  • それ以降
    • 論文を執筆する

活動場所

日本チームに関しては、ISHI会Discord内の「sscs-pico-chipathon関連」チャンネルで活動予定です。
もし、IEEE SSCS Open-Source Ecosystem Chipathonに参加を検討している方や知識に不安のある方は、ぜひ、ご参加ください！
また、Chipathonでは本家で毎週でMtgが行われる予定のため、その共有なども行われます。

公式リンク