

参照電流源回路・参照電圧源回路

maehashi

ISHI会三周年記念イベント

自己紹介

- 名前 maehashi
- 年齢 40歳
- キャリア
～2023 関東で会社員として半導体アナログ設計に従事
(仕様検討、回路設計、レイアウト設計、評価・解析、量産フォロー)
2023～現在 北海道への移住を機に個人事業主へ
 - アナログ回路設計 & レイアウト設計
 - ゲストハウス運営 (洞爺湖近くのゲストハウス rento)
- 技術領域 Image Sensor
 μ OLED Display (ガラス基板じゃなくてSi基板のやつ)
- 趣味とか ゲーム、うまい飯、音楽(聴くのも演奏も)、卓球、アウトドア

ISHI会での活動

- 2025/06 活動を知る @VLSI Symp. → Join
- 2025/08 フェニテック OPAMPグループワーク参加 @チームアンドゥー
- 2025/12~2026/02 I/O 2026年4月号 & OSS Magazine Vol.2 執筆
- 2026/04 技術書典20 オフライン参加
- 現在 OpenSUSI TR-1um グループワーク参加中 @AMラジオチップ

ここから本題

参照電流源回路・参照電圧源回路とは

- 参照電流源回路/参照電圧源回路とは？
 - ある決まった電流(定電流)または電圧(定電圧)を供給するための回路
 - この回路そのものが主役にはならない場合が多い
オペアンプやADC/DACなど、他のアナログ回路(主役の回路)に電流・電圧を供給するサポート役
- なぜ必要か？
 - アナログ回路を正確に、高精度に設計したい
→ 安定した”電源””GND”のほかに、高精度な参照電流(または電圧)が必要

参照電流源回路・参照電圧源回路とは

- どんな特性が何が求められる？

- 様々な特性ばらつきの原因に振り回されない**ばらつき耐性**

- 電源電圧ばらつき 例えばVdd=5.0Vを想定していても、ジャスト5.0Vは供給されない
±5%とか10%とか(用途によってはそれ以上)のばらつきに耐えないといけない
 - 温度ばらつき 動作環境やICチップ自身の発熱で、動作温度は常に変わる
例えば気温変化だけでも1年間で0°C~40°C(北海道の一部は-30°C~+30°Cとか)
 - その他のばらつき ICチップ間の個体差(プロセスばらつき)やチップ内の素子間のミスマッチ等
(今回は考慮しないがちゃんと設計するなら検討必須)

参照電流源回路を設計してみる

- 目標仕様を決める

- 出力電流 500 μ A

- 電源電圧 5.0V \pm 10%

← \pm 10%はよく設定するばらつき範囲

- 温度 0 $^{\circ}$ C \sim 80 $^{\circ}$ C

← 東京でスマホ使うとかだとたぶんこれくらい？

真冬の起動時温度0 $^{\circ}$ C、真夏に負荷高めの処理してる時の内部温度80 $^{\circ}$ C
みたいなイメージ(もしかしたら全然ちがうかも)


実際の開発では求められる電源電圧範囲も温度範囲も用途によって色々だが

特に初めて設計するような回路の場合、どこまでの範囲で性能/動作を保証できるかは

シミュレーションと実測の両方で確認する

参照電流源回路を設計してみる

- 基本の電流源回路



MOSFET
抵抗

V_{gs} (ゲート・ソース間電圧)で電流が決まる
端子間の電圧と自身の抵抗値で電流が決まる




両者が矛盾しないような I_{ref} の値に決まり
カレントミラーで $I_{ref} = I_{out}$ となる

ミラー比(MN_XM1とMN_XM2の並列数の比)を変えることで
 I_{out} の電流量を調整できる

例:MN_XM1の $m=2$ 、MN_XM2の $m=20$ とすると、 $I_{out} = I_{ref} \times 20$ になる


参照電流源回路を設計してみる

- 基本の電流源回路



I_{out} の電源電圧依存性

5.0V $\pm 10\%$ の範囲で $\pm 16\%$ 程度ばらつく




I_{out} (= I_{ref}) の温度依存性

40°C $\pm 40\%$ の範囲で $\pm 7\%$ 程度ばらつく

参照電流源回路を設計してみる

- 基本の電流源回路



- デメリット

- バラツキに弱い = 参照電流源回路としては脆弱
 - 電流供給先の回路は(おそらく)許容してくれない


- メリット

- 素子数が少ない = 面積を小さく作れる
 - "面積"はIC設計における最重要ファクターの1つ

電源電圧依存性の抑制

- 電源電圧依存性を抑えた電流源回路


cs2: Iout vs Vdd



Ioutの電源電圧依存性

5.0V $\pm 10\%$ の範囲で $\pm 2\%$ 程度ばらつく

cs2: Vs vs Vdd




V1, V2の電源電圧依存性

依存性もあるし V1 = V2 になっていない

電源電圧依存性の抑制

- 電源電圧依存性を抑えた電流源回路



- V1 = V2 にならなかった原因

- チャンネル長変調効果

MOSの電流量は、実際にはVgs以外にもパラメータがある

理想 変数はVgsのみ

現実 変数はVgsとVds (ドレイン・ソース間電圧)


- 電源電圧が変わるとVdsもそれに応じて変わってしまう

- 対策:カスコード接続

- (飽和領域の)MOSFETを縦積みする

→ Vd2の変動からVd1(MN_XM1のVds)を守る

- MOS4つをそれぞれカスコードにする




← カスコードMOS
電流源MOSを守る緩衝材

← 電流源MOS
こいつのVgs,Vdsで電流が決まる

電源電圧依存性の抑制

- 電源電圧依存性を抑えた電流源回路 改良版



- 上側半分(MOSFET8つ + 抵抗2つ)

- $I_{ref1} = I_{ref2}$, $V1 = V2$ を保証

- Vds変動対策にカスコード接続 = 電源電圧依存性キャンセル
(抵抗はカスコードMOSのゲート電圧を決めるためのもの)


- 下側半分(ダイオードと抵抗)

- 改良前と同じ

電源電圧依存性の抑制

- 電源電圧依存性を抑えた電流源回路


cs2-2: Iout vs Vdd



Ioutの電源電圧依存性

5.0V ±10% の範囲でばらつきほぼ無し

cs2-2: Vs vs Vdd




V1, V2の電源電圧依存性

依存性ほぼ無し、V1 ≒ V2 になっている

電源電圧依存性の抑制

- 電源電圧依存性を抑えた電流源回路


cs2-2: Iout vs Temp



Ioutの温度依存性

40°C ±40°C の範囲で±13%程度ばらつく

cs2-2: Vs vs Temp




V1,V2の温度依存性

高温ほど電圧が低くなっている

ダイオードの特性: 温度を上げるほど低い電圧でも大きな電流を流せる

温度依存性の抑制

- 電源電圧依存性を抑えた電流源回路 改良版 の温度特性




Iref1,2 は、温度に比例して変化

→ **PTAT (Proportional To Absolute Temperature) 特性**

PTATと真逆の特性(温度に対し負の比例係数で変化)が欲しい

→ **CTAT (Complementary To Absolute Temperature) 特性**




電流とは逆に、V1,V2は”CTAT電圧”になっている

→ こいつを利用する

電源電圧依存性の抑制

- 電源電圧依存性を抑えた電流源回路 改良版



- 上側半分(MOSFET8つ + 抵抗2つ)

- $I_{ref1} = I_{ref2}$, $V1 = V2$ を保証、電源電圧依存性キャンセル (先ほどまでの回路と同じ)

- 下側半分(ダイオードと抵抗)

- 内側のダイオード2つと抵抗1つ:PTAT電流を生成
- 外側の抵抗2つ:CTAT電流を生成
- $V1, V2$ がCTAT電圧 → 抵抗をつなぐとCTAT電流が流れる




$I_{ref1,2} = \text{PTAT電流} + \text{CTAT電流}$
→ 温度依存性の無い電流になる

電源電圧依存性の抑制


- 電源電圧依存性を抑えた電流源回路

cs3-2: Iref vs Vdd



Iref, Iptat, Ictat の電源電圧依存性
依存性ほぼ無し

cs3-2: Iref vs Temp




Iref, Iptat, Ictat の温度依存性
それぞれ狙い通りの特性

電源電圧依存性の抑制


- 電源電圧依存性を抑えた電流源回路

cs3: Iout vs Vdd



Iout の電源電圧依存性

cs3: Iout vs Temp





Ioutの温度依存性

どちらもほぼフラット！

起動時の動作

- 安定点と起動時の動作




Iref1,2とV1,V2の関係

Iref1 = Iref2 となる点は1か所ではない

Iref1,2は電源電圧に依存しない

電源投入前はIref1,2 = 0

電源投入時の動作確認が必要



電源立ち上げ時の動作確認結果


電源が立ち上がっても

Iout (Iref) は0のまま

→ 何か対策が必要

起動時の動作

- スタートアップ回路を組み込んだ参照電流源回路



対策: スタートアップ回路


- 電源投入後に電流が流れないパターン
PMOSのゲート電圧 = Vdd, NMOSのゲート電圧 = Vss
→ 電源投入時に強制的にゲート電圧を中間電位に持つてくる
ために上側半分さらにMOS1つ追加



- ”Iref=0で安定”という状態を強制的に崩す
→ 所望の安定点に到達する

起動時の動作

- スタートアップ回路を組み込んだ参照電流源回路




電源立ち上げ時の動作確認結果

所望の安定点に到達！

参照電圧源回路を設計してみる

- バンドギャップ参照電圧源回路(BandGap Reference: BGR)



- 左側

- 参照電流源回路と同じ: PTAT電流生成
(スタートアップ回路は本来必要だが簡単化のため省略)

- 右側(MOSFET2つ、ダイオード、抵抗)

- MOSFET PTAT電流を流す
- ダイオード CTAT電圧
- 抵抗 PTAT電流とCTAT電圧から、定電圧を生成




生成された定電圧(Vbgr)はおおよそSiのバンドギャップ(1.2V)になるため、**バンドギャップ参照電圧源回路**と呼ばれる

参照電圧源回路を設計してみる


- バンドギャップ参照電圧源回路(BandGap Reference: BGR)

BGR: Vout vs Vdd



Vout の電源電圧依存性
ほぼ依存性なし


BGR: Vout vs Temp




Voutの温度依存性
±1%程度

参照電圧源回路を設計してみる

- BGR 温度依存性がなくなるようにチューニングした後




Voutの温度依存性
1.1V弱、ほぼ依存性なし



Voutのプロセス・電源電圧・温度ばらつき(PVTばらつき)依存性
±1%程度

他の回路に電流・電圧を供給する

- 電流出力の例: カレントミラーで出力



- 電圧出力の例: ボルテージフォロワを接続

